『Verylで作るCPU』を読んでいる

Transcript

1. 『Verylで作るCPU』 を読んでいる Kenta Arai 2025/10/18 『Verylで作るCPU』を読んでいる@第6回 自作CPUを語る会 1
2. 自己紹介 • 名前：Kenta Arai • Twitter: @isKenta14 • Qiita: Kenta11 • 仕事：組込みソフトウェア開発 • 趣味で作ったもの • micro-alpha • 簡素なマイクロプログラム制御方式CPU • Xilinx FPGA 上で実際に動かせました • simple_uart：UART の SystemVerilog 実装 2025/10/18 『Verylで作るCPU』を読んでいる@第6回 自作CPUを語る会 2
3. これまでにやった自作CPU • MICRO-1[1]：マイクロプログラム制御方式の簡素なCPU • 制御部 • 制御記憶：1語40ビット、最大4K語の容量 • アドレス長：12ビット • 被制御部 • 主記憶：1語16ビット、最大64K語の容量 • 汎用レジスタ：16ビット×8 • SystemVerilog で実装 • Xilinx FPGA 上で動作させることができた • PC と FPGA 間を UART で接続 • 逆ポーランド記法の電卓が動作した 2025/10/18 『Verylで作るCPU』を読んでいる@第6回 自作CPUを語る会 3 [1] 馬場敬信：ソフトウェア講座（２３）マイクロプログラミング, 昭晃堂, pp. 31-107, 1985 図. デモプログラムが動作する様子
4. SystemVerilog で書くのは結構ツライ • Verilog-HDL から続く古典的な構文スタイル • 手頃なフォーマッタや静的解析ツールが少ない →Veryl が解決してくれるかも？ 2025/10/18 『Verylで作るCPU』を読んでいる@第6回 自作CPUを語る会 4
5. Veryl • SystemVerilog にトランスパイルされる HDL • JavaScript にとっての TypeScript みたいな立ち位置 • 文法がモダンで書きやすい • 公式も「学習の容易さ、設計プロセスの信頼性と効率の向上、および コードの記述の容易さが実現されます。」と言っている • トランスパイラだけでなく、静的解析器やコードフォーマッタ 等のツールチェインも公開されている • verylup で一通りインストールできる • 文法だけでなく、この辺のエコシステムも含めて Rust の影響を受け ているっぽい 2025/10/18 『Verylで作るCPU』を読んでいる@第6回 自作CPUを語る会 5
6. Veryl の書きやすいところ • コードブロック • SystemVerilog だと begin, end のところ、Veryl では {} • 複数 bit の信号の宣言 2025/10/18 『Verylで作るCPU』を読んでいる@第6回 自作CPUを語る会 6 • 列挙型の定義と名前空間
7. Veryl で感心したアイデア • リセットの性質（極性と同期）をコードから分離できる • SystemVerilog では、文法上はリセットはあくまで信号の1つ • Veryl ではリセット型を用意し、リセット専用の構文を備えており リセットの性質は設定ファイルから変更できる 2025/10/18 『Verylで作るCPU』を読んでいる@第6回 自作CPUを語る会 7
8. Veryl で自作 CPU をしたい • そんなことを考えていたら、すでに素敵なテキストがあった Verylで作るCPU • Veryl で RISC-V を実装する内容 • 執筆中のようで、目次を読むと、ゆくゆくは Linux を動かす構 想もあるみたい 2025/10/18 『Verylで作るCPU』を読んでいる@第6回 自作CPUを語る会 8
9. 『Verylで作るCPU』を読んでいる • テキストを読み進めながら RISC-V コアを実装中 • 実装の進捗は Zenn でスクラップにしてます • テキストで直したら良さそうなところは PR 投げてます • みなさんも一緒に読みませんか？ 2025/10/18 『Verylで作るCPU』を読んでいる@第6回 自作CPUを語る会 9