デジタルCMOS論理ことはじめ

デジタルCMOS論理ことはじめデジタルCMOS論理ことはじめ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理解した」 Mizar/みざー <http://github.com/mizar>
1

注1: 必ずしも最適な回路を紹介する訳ではありません AND/OR/NOTゲートで作る回路とは一風変わったCMOSの世界をお楽しみください。注2: 書いてある事の全部は説明しません論理の腕力に自信のある方は後で見返して完全理解を目指してみてください。必ずしも、このLTの時間内での完全理解を目指す必要はありません。注3: この分野は素人です素人ながらに、私が分かったつもりになれた要素をふんだんに詰め込みました。
「これはちょっと…」という所を見つけたら是非教えて下さい。（敢えてミスリードを招くような書き方をしている部分だったりしたらごめんなさい）デジタルCMOS論理ことはじめ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理解した」 Mizar/みざー <http://github.com/mizar> 2

結合法則交換法則吸収法則分配法則可補束等冪性有界性とは相補的ド・モルガンの法則
対合論理演算の法則 NOT(否定) AND(論理積) OR(論理和) NAND(否定論理積) NOR(否定論理和) XOR(排他的論理和) XNOR(否定排他的論理和) 回路図を論理式にして、右表のような性質を用いて式変形を行うと、理解が深まる場面もあります。興味のある人は本日紹介する回路に対する論理式の検証に挑戦してみてください。デジタルCMOS論理ことはじめ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理解した」 Mizar/みざー <http://github.com/mizar> 3

Turing Complete (Steamゲーム)、遊んだ人いますか？ https://store.steampowered.com/app/1444480/Turing_Complete/ デジタルCMOS論理ことはじめ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理解した」
Mizar/みざー <http://github.com/mizar> 4

論理回路の問題、余裕で解ける人？デジタルCMOS論理ことはじめ基本情報技術者平成29年秋期午前問23 図に示すデジタル回路と等価な論理式はどれか。ここで，論理式中の " " は論理積， "
" は論理和， " " はの否定を表す。ア　イ　ウ　エ　正解: ウ “ “ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理解した」 Mizar/みざー <http://github.com/mizar> 5

今回ちょっと顔を出すゲーム Hard Chip : https://store.steampowered.com/app/2844290/Hard_Chip/ MOSFETを組み合わせて、プロセッサの機能を段階を追って組み上げていくゲームです。 (現在クローズドテスト版でプレイしています) デジタルCMOS論理ことはじめ 2024/04/26
エンジニア集会LT会 #5 「◦◦完全に理解した」 Mizar/みざー <http://github.com/mizar> 6

MOSFET って？ (1) MOSFET (Metal-Oxide- Semiconductor Field-Effect Transistor; 金属-酸化膜-半導体電界効
果トランジスタ) 右上図: プレーナ型MOSFETの断面模式図・回路図記号の例（略式）右下図: ゲーム上でのMOSFETの姿ゲーム画面では、それぞれのMOSFET の上に乗るゲートの中央が、門(ゲート) のような形状になっています。デジタルCMOS論理ことはじめ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理 7

MOSFET って？ (2) チャネルを開いて、ソースからドレインに信号を流せるようにするには、 pMOS の場合、ゲートの電位を「0」にします。（左下） nMOS の場合、ゲートの電位を「1」に
します。（右下）デジタルCMOS論理ことはじめ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理 8

MOSFET って？ (3) ただし、ソースからドレインに流せる信号には得意・不得意があります。 pMOSは「1」の信号が得意で
す。 nMOSは「0」の信号が得意です。ゲームでは、不得意な信号をソースからドレインに流すことはできません。デジタルCMOS論理ことはじめ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理 9

Inverter(NOT) 入力の信号をそれぞれのゲートに接続、pMOSのソースに「1」、nMOSのソースに「0」、ドレイン同士を配線でつなぐと、入力を反転して出力する Inverter(NOT)回路を作ることができます。デジタルCMOS論理ことはじめ 2024/04/26
エンジニア集会LT会 #5 「◦◦完全に理解した」 10

CMOS pMOSで「1」を出力する回路を nMOSで「0」を出力する回路をそれぞれ作り、組み合わせて出力する方式を、 CMOS (Complementary MOS; 相補型MOS) と呼びます。(1980年代頃~主流の技術) 次は、2つの信号を入力した場合の論理回路を、
Inverter(NOT) を拡張して作ってみます。デジタルCMOS論理ことはじめ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理解した」 11

pMOSを並列・nMOSを直列にデジタルCMOS論理ことはじめ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理解した」 12

デジタルCMOS論理ことはじめ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理解した」 Mizar/みざー <http://github.com/mizar> 13

pMOSを直列・nMOSを並列にデジタルCMOS論理ことはじめ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理解した」 15

NOT,NAND,NOR まとめ pMOS Source/Drain間 nMOS Source/Drain間 Gate入力「」スイッチON スイッチOFF
Gate入力「」スイッチOFF スイッチON 得意な信号「」の信号を流すのが得意「」の信号を流すのが得意 pMOS側: 入力信号を反転した論理を直列(論理積・AND)/並列(論理和・OR) に組み合わせる論理式で、主に「」の信号を出力するための論理を作る nMOS側: 入力信号の論理を直列(論理積・AND)/並列(論理和・OR) に組み合わせてから出力を反転する論理式で、主に「」の信号を出力するための論理を作るデジタルCMOS論理ことはじめ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理解した」 Mizar/みざー <http://github.com/mizar> 18

さらに Inverter(NOT) と組み合わせるデジタルCMOS論理ことはじめ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理解した」 Mizar/みざー
<http://github.com/mizar> 19

複合ゲート AOI21/OAI21 デジタルCMOS論理ことはじめ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理解した」 Mizar/みざー <http://github.com/mizar>
20

複合ゲート AOI22/OAI22 デジタルCMOS論理ことはじめ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理解した」 Mizar/みざー <http://github.com/mizar>
21

AOI/OAI の使われ方論理合成を最適化する過程でよく用いられるようです。右図の例の場合、 AOI22 の使用頻度が 17.6% とかなり高い事が分かります。 Poly
pitch and standard cell co-optimization below 28nm, Marlin Frederick Jr. ARM INC, Conference: 2014 IEEE International Electron Devices Meeting (IEDM), http://dx.doi.org/10.1109/IEDM.2014.7047041 デジタルCMOS論理ことはじめ図4：サブ28nmにおける典型的なトポロジー分布のヒストグラム。達成可能な最大周波数で実装されたCortex-A9のサンプル。 “ “ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理 22

XOR eXclusive OR / XNOR eXclusive NOR 排他的論理和 XOR は、入力に含まれる
の個数が偶数なら出力、奇数なら出力という演算で、否定排他的論理和 XNOR はその逆です。 XORゲートは、NANDゲート4個を使って実装する方法（NAND1個あたりトランジスタ4個とすると、計16個）も有名ですが、CMOSレベルで見ると、より少ないトランジスタで実装する方法も存在します。デジタルCMOS論理ことはじめ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理解した」 23

XOR: NOR+AOI21, XNOR: NAND+OAI21 デジタルCMOS論理ことはじめ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理解した」
Mizar/みざー <http://github.com/mizar> 24

3入力多数決回路 MAJ3 3入力多数決回路 (3-input Majority Circuit; MAJ3) は、3入力のうち2つ以上がであれば
を出力し、3入力のうち2つ以上がであればを出力する回路です。また、この回路は入力を出力の両方を反転すると等価になる性質があります。 2入力NANDを3つと、3入力NANDを1つで作ることも出来ますが（単純に2入力NANDと3 入力NANDで組むと18トランジスタ）、これもCMOSで構成するとどういう構成があるかを紹介します。デジタルCMOS論理ことはじめ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理解した」 Mizar/みざー <http://github.com/mizar> 25

全加算器 FullAdder 3入力のうち、 ( : 桁上り入力,出力) が0個: が1個: が2個:
が3個: をそれぞれ出力する回路です。桁上り (Carry) の入出力は、複数桁の2進数を足し算する時などに使われます。また、この回路も入力と出力の両方を反転すると等価になる性質があります。先の多数決回路と同様、3入力のうち2つ以上がであればを出力しますが…? デジタルCMOS論理ことはじめ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理解した」 Mizar/みざー <http://github.com/mizar> 27

to be continued... CMOSの黒魔術 PTL とは? AND / OR を
6MOS → 5MOS で作ってみよう XOR を 10MOS → 6MOS で作ってみよう FullAdder (全加算器) を 28MOS → 18MOS or 16MOS で作ってみようトランジスタの数だけが全てじゃない? トランジスタ幅と駆動能力 pMOS と nMOS の駆動能力の違い並列・直列接続した時の駆動能力トランジスタや配線に潜む寄生容量と寄生抵抗デジタルCMOS論理ことはじめ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理解した」 Mizar/みざー <http://github.com/mizar> 30

CS集会 (VRChat) 隔週火曜日 21時~22時頃 Group+インスタンスで開催 (22時頃からはスライドTalkがあります) Twitter/X : https://x.com/vrc_cpu_science/ VRC
Group : https://vrc.group/CSG.5184 Discord : https://discord.gg/ZCnUCmncDK YouTube : https://www.youtube.com/@vrc_csg (右はやや古いポスター) デジタルCMOS論理ことはじめ 2024/04/26 エンジニア集会LT会 #5 「◦◦完全に理 36

デジタルCMOS論理ことはじめ

デジタルCMOS論理ことはじめ

Mizar

More Decks by Mizar

Other Decks in Technology

Featured

Transcript