AIのためのEthernet技術動向 (SerDes)

2026/08/17 TEF2026開催前振り返り会（日本語）
TEF2025からのアップデート

Transcript

1. AIのための Ethernet技術動向 (SerDes) 400 Gb/s／レーンに向けた物理層の課題と考察 2026/08 Masayuki Kobayashi 1
2. Agenda ・ AI クラスタが要求する帯域密度とは何か ・ 7つの観点 – 1｜「400 Gb/s／レーン 」という目標と、未決のままの変調方式 – 2｜ビーチフロント — 集約帯域を縛る I/O 帯域密度 – 3｜銅の延命 と CPC（Co-Packaged Copper） – 4｜最初に足りなくなるのは電力 – 5｜レイテンシ は後から詰められない – 6｜標準化にかかる時間 そのものが争点に – 7｜Ethernet が Scale-Up へ広がった ・ 決まっていない5つの論点 ・ 標準化の現在地（2026年8月） ・ まとめ 2
3. 本セッションのゴール ・ AI インフラで語られる「帯域が足りない」が、物理層のどの制約から来ているのか を把握する ・ 400 Gb/s／レーンについて、決まったこと（レート・媒体・到達距離）と決まっていないこと（変調・ ・ PAM4／PAM6／PAM8 の対立が、変調そのものではなく前提に置くチャネルの違い から生じていると分かる ・ 電力・到達距離・レイテンシ が互いを縛り合い、選べる範囲を狭めている構造をつかむ ・ IEEE 802.3／OIF／UEC／OCP／SNIA の分担が分かり、次にどの文書を追えばよいか の見当がつく FEC）を区別できる 「AI のための Ethernet で何が起きているのか」を自分の言葉で説明できる状態 3
4. この資料の引用元 ・ 技術内容 ：TEF 2025: Ethernet for AI（Ethernet Alliance、2025年12月）の公開資料 14本・431ページ ・ 標準化の状況 ：IEEE 802.3（CFI 資料、400GPL 公開文書、ドラフト PAR、WG 総会レポート、E4AI 資料）、OIF、 OCP、UEC、UALink、SNIA/SFF の公開文書 ・ 実装の状況 ：OFC 2026（2026年3月17–19日、ロサンゼルス）の公式発表と各社リリース ・ 図版はすべて原典からの引用。各ページ下部に発表元・資料名・ページを記載 ・ 公開資料に書かれている事実と、各社の主張は分けて示す 出典：Ethernet Alliance 公式ブログ「TEF 2025: Ethernet for AI Presentations」（2025年12月9日公開）ほか 4
5. はじめに AI クラスタが要求する帯域密度とは何か 演算だけが伸びても、性能は出ない 5
6. AI クラスタはどこまで大きくなったか ・ 2023年：データホール規模で 128〜8K アクセラレータ／2024年：DC 規模 24K、リージョン規模 129K ・ 2025年以降：マルチリージョン規模で数百万のアクセラレータ ・ 開発中の Prometheus は2026年に 1 GW 超のクラスタ。次の目標 Hyperion は数年で 5 GW クラスタ規模の推移（Meta） 出典：Halil Cirit（Meta）“Transitioning to 400G SerDes”, Cirit_TEF_Keynote_2512.pdf, p.9–10 6
7. 性能を決めるのは演算だけではない ・ MoE を多数の Expert に分散配置すると、Expert 並列にともなう token dispatch と all-to-all 通信が Scale-Up 網への大きな要求になる ・ ノード数が増えるほど必要な帯域は跳ね上がる — 単一ノードで 8x、数十ノードで >64x、数百ノードで >128x、さら に >512x ・ 演算と帯域が釣り合わないと資源が遊ぶ。Scale-Up ドメインの帯域が次世代 DC の鍵になる Scale Up domains are important for next generation data centers 出典：Halil Cirit（Meta）, Cirit_TEF_Keynote_2512.pdf, p.13 7
8. 接続は Scale-Up / Scale-Out / Scale-Across の3層 ・ Scale-Up：アクセラレータ間。到達距離 20 m 以下、Scale-Out の約10倍の帯域、レイテンシに敏感。現状は主にパッシブな 電気配線（ラック内は PCB と twinax、隣接ラック間は AEC） ・ Scale-Out：バックエンド網。数百 m。現状は IMDD 方式のプラガブル光 ・ Scale-Across：拠点間・建屋間の地理的集約。コヒーレント光 。DCI 向けの 400ZR は 15 W・120 km 級 ・ 帯域の比はおよそ 100：10：1。速度の要求は Scale-Up から始まり、Scale-Out、フロントエンドへ伝わる AI Datacenter Network Hierarchy 出典：Opening_TEF_2512.pdf, p.5（John D’Ambrosia）｜ OIF_TEF_Panel2_2512.pdf, p.30（Jeff Hutchins）｜ All_TEF_Panel3_2512.pdf, p.5（Alan Weckel） 8
9. 3層で必要な技術が違う ・ Scale-Up：GPU の高集積、高ラディックス、短距離・高密度。銅（と光）。熱密度が液冷を強いる ・ Scale-Out：Scale-Up クラスタの集約。建屋内外。光（と銅）、プラガブルと CPO ・ Scale-Across：地理的集約、DCI。コヒーレント光、プラガブル ・ 「ひとつの設計がすべてに合うことはない。共通の技術部品を、多様な形で実装することになる」 Switch system design implications 出典：Brian Welch（Cisco）, All_TEF_Panel1_2512.pdf, p.16 9
10. 帯域密度を決める 3つの制約 ・ 帯域密度とは、限られた場所と電力 でどれだけの I/O 帯域を通せるか。効いてくる制約は3つある ・ 1｜ダイとパッケージの周縁 （ビーチフロント）— I/O に使える縁の長さ ・ 2｜ラックに通せる配線の本数 — 1 OU の開口部に収まる信号線の数 ・ 3｜電力 — 1ビットを運ぶのに使えるエネルギー（pJ/bit） ・ ロジックの微細化だけでは、 I/O 帯域密度は演算やメモリほど素直に伸びない 。ビーチフロントとショアラインが独 立した制約になる 演算は微細化で伸びる。I/O は実装と物理に縛られる 出典：TEF 2025: Ethernet for AI（Ethernet Alliance）公開資料（Cirit p.17–18、Welch p.14–15 ほかにもとづく整理） 10
11. 課題は一つに集約される 「AI クラスタが要求する帯域密度に、 Ethernet の物理層はどうやって追いつくのか」 ・ この一点に向けて、物理層・実装・電力・遅延・標準化の各方向で検討が同時に進んでいる ・ 以下、公開資料と標準化文書から7つの観点として整理する 出典：TEF 2025: Ethernet for AI（Ethernet Alliance）公開資料、および IEEE 802.3・OIF・OCP・UEC・SNIA の公開文書 11
12. 7つの観点 1 目標 「400 Gb/s／レーン」は確定。しかし変調方式は未決 2 制約 集約帯域を縛るのは演算能力ではなくビーチフロント（I/O 帯域密度） 3 媒体 銅は限界まで延命される。CPC が前提を変えた 4 電力 最初に足りなくなるのは電力。使っているのは物理層 5 遅延 レイテンシは後から詰められない。仕様と物理が下限を決める 6 速度 標準化のプロセスそのものが競争要因になった 7 範囲 Ethernet の適用範囲が Scale-Up へ広がった すべては「帯域密度」という一点に集まる 出典：TEF 2025: Ethernet for AI（Ethernet Alliance）の公開資料14本からの整理 12
13. 観点 1 「400 Gb/s／レーン」は目標として確定した。 しかし変調方式は未決である 448 Gbps をどう運ぶか — PAM4／PAM6／PAM8 の三択 13
14. 背景 — レーン速度はどう上がってきたか ・ 信号レートは2年ごとに倍増 してきた。例外は 25G と 200G で、ここでは変調と FEC で稼いだ ・ NRZ → PAM4 への移行が2世代分の延命を生んだ。その PAM4 も限界に近づいている ・ 400G／レーンでは、変調・FEC・SI（信号品質）・市場投入時期が同時に問われる Overcoming Beachfront Bottleneck 出典：Halil Cirit（Meta）, Cirit_TEF_Keynote_2512.pdf, p.19 14
15. 課題 — 3世代続いた PAM4 が、初めて TBD になった ・ OIF CEI の系譜：56G（2014–2017）→ 112G（2017–2021）→ 224G（2021–）→ 448G（2026–） ・ レーンあたり 56 → 112 → 224 → 448 Gbps。変調は3世代とも PAM4 だったが、448G は TBD ・ 「224G と同等の到達距離を 448G で得るのは極めて難しい」。Nyquist 周波数が上がるほど、帯域の足りない銅チャネルに は不利になる ・ 市場予測も同じ時間軸 — バックエンド網の SerDes は 2023年 112G → 2026年 224G → 2027年以降 448G、ファブリック 速度は 800 Gbps → 1600 Gbps → 3200 Gbps Cost, Power and Electrical Link Reach 出典：Cathy Liu（Broadcom／OIF）, OIF_TEF_Panel2_2512.pdf, p.10 ｜ 市場予測は Baron Fung（Dell’Oro Group）, Fung_TEF_2512_updated.pdf, p.11 15
16. 448 Gbps を運ぶ変調方式の三択 ・ IEEE の目標は MAC 400 Gb/s／レーン 。それを運ぶ電気 SerDes 側では、FEC などのオーバヘッドを含む 448 Gbps 級の信号が OIF CEI-448G で議論されている ・ その 448 Gbps の Nyquist 周波数は PAM4 112 GHz（224 GBd）／PAM6 89.6 GHz（179.2 GBd）／PAM8 74.67 GHz （149.33 GBd） ・ 高次変調はチャネル帯域の要求を下げる。代償は SNR で、PAM4 比 PAM6 -4.44 dB／PAM8 -7.36 dB Comparisons of 448 Gbps PAMn Modulation Schemes 帯域を取るか、 SNR を取るか 出典：Mike Peng Li（Altera／OIF）, OIF_TEF_Panel2_2512.pdf, p.18（PAM6 は 2.5 bit/symbol という符号化仮定にもとづく値。別の仮定では symbol rate は変わる） 16
17. 変調を決めるのはチャネルの帯域 ・ 「PAMn の選択はチャネル帯域に決定的に依存する 」 ・ チャネル帯域が 90 GHz 程度に留まるなら高次変調が要る。ただし IMDD 光との不整合、448G LPO が成立しな い、より強い FEC という副作用がつく 448G Channel IL vs PAMn 出典：Mike Peng Li（Altera／OIF）, OIF_TEF_Panel2_2512.pdf, p.20 ｜ Cathy Liu（Broadcom／OIF）, 同 p.14 17
18. 2026年現在 ｜ プロジェクト化に向けてドラフト PAR が承認された ・ 2026年3月10日 CFI 合意形成会合。ストローポールは賛成122／反対0／棄権1、参加意思は個人111名・54社 ・ 2026年3月13日 IEEE 802 LMSC が 400GPL スタディグループを設立 ・ 2026年7月17日 LMSC がドラフト PAR と CSD を承認。プロジェクト番号 P802.3dv が提案されている ・ 2026年8月時点でも IEEE 802.3 の公開ページは「400GPL スタディグループ 」のまま。IEEE-SA 標準化委員会（ SASB）で PAR が承認されて初めて正式なプロジェクト になる ・ 変調方式は目的に記載がない。判断はタスクフォースのベースライン採択（ 2026年秋以降）へ IEEE 802.3 Working Group クロージングレポート（2026年7月総会）より 出典：IEEE 802.3 400GPL 公開ページ（2026年8月3日更新）｜ WG closing report – July 2026（lmsc-26-0157-00）p.11 ｜ ドラフト PAR lmsc-26-0120-01 18
19. 観点 2 集約帯域を縛るのは演算能力ではなく I/O の「ビーチフロント」 I/O に使えるダイ／パッケージ周縁の面積が、集約帯域の上限を決める 19
20. 背景 — まずラックを大きくした ・ ORv3 HPR MP：アクセラレータ 72 基以下、ケーブルバックプレーン、48 VDC／±400 VDC、空冷／液冷 ・ ORW（2026年Q3）：アクセラレータ 144 基以下、IT ラックはダブルワイド ・ 2027年Q3：256 基以上、900 kW 超、±400 VDC、主に液冷、ラックサイズは未定 ・ 性能を出すにはアクセラレータの数が要る。まず「ラックにノードを詰める」方向で解こうとしてきた Higher number of accelerators is required for performance 出典：Halil Cirit（Meta）, Cirit_TEF_Keynote_2512.pdf, p.14 20
21. Open Rack Wide（ORW）の実機 出典：話者が OCP Global Summit 2025 会場で撮影 21
22. 課題 — 大きくするほど別の問題が出る ・ 設計と製造が難しい／輸送にコストがかかる／運用の負担が大きい／データセンタ設備の更新が要る ・ ラックを大きくする方向だけでは続かない 。次はラックスケールシステムそのものの改善へ Bigger racks brings more challenges 出典：Halil Cirit（Meta）, Cirit_TEF_Keynote_2512.pdf, p.15 22
23. I/O 帯域密度は、演算やメモリほど素直には伸びない ・ AI システムの性能は演算・メモリ・SerDes の3本柱に依存する ・ メモリと演算は先端プロセスの恩恵を線形に受けられる。SerDes 設計は受けられない ・ 制約の正体は「ビーチフロント」、すなわちダイ／パッケージの周縁部で I/O に使える物理的な面積 Beachfront Bottleneck of Scale-in Systems 出典：Halil Cirit（Meta）, Cirit_TEF_Keynote_2512.pdf, p.17 23
24. ラックに通せるケーブルの本数が上限を決める ・ ORv3／600 mm ラックのケーブルバックプレーンで、1 OU 分の開口部に通せる信号線は 1,024〜1,152 対（2本1 組で1レーンを運ぶ） ・ 200G SerDes ならこれで 102.4〜115.2 Tb/s が上限。スイッチトレイでは典型的にここが律速する ・ 集約帯域を伸ばす道は、レーンあたりのデータレートを上げることしかない Bandwidth Bottleneck in Rack-Scale Systems: Busy Backplane Beachfront 出典：Halil Cirit（Meta）, Cirit_TEF_Keynote_2512.pdf, p.18 24
25. ポート数を増やせない理由も「 I/O に使える縁の長さ」 ・ 224G 超のレーンレートは PCB の到達距離限界を超える／ロングリーチ SerDes が電力とダイ面積を支配する／ ショアラインのボトルネックがポート数の増加を制約する ・ 448G を急ぐ理由の第一に挙げられるのも「ショアライン密度とスケーラビリティ」 ・ 2026年現在：P802.3dv のドラフト PAR は必要性を「AI と機械学習インフラのスケーリングには高ラディックス・広帯 域の相互接続が必要」と記述した Physics of 400G Pushes Back on System Design 出典：Bijan Nowroozi（Lightmatter）, All_TEF_Panel6_2512_updated.pdf, p.39 ｜ Naim Ben-Hamida（Ciena）, All_TEF_Panel4_2512.pdf, p.38 ｜ lmsc-26-0120-01 25
26. 観点 3 銅は「限界まで」延命される。 CPC が前提を変えた Co-Packaged Copper — 銅の twinax ケーブルを ASIC パッケージの上に直接取り付ける 26
27. 背景 — 銅か、光か ・ 銅：安い、低電力、短距離。すでに 200G で厳しく、多くの用途でアクティブな技術（ACC／AEC）が要る ・ 光：長距離、広帯域。ただしコストと電力が高い。CPO／NPO／LPO／LRO と方式が分かれる ・ AI のワークロードが銅の限界を超えつつある。超高速・長距離から段階的に光へ移る Copper or Light? Choosing the Right Highway for AI 出典：Naim Ben-Hamida（Ciena）, All_TEF_Panel4_2512.pdf, p.41 27
28. 448G の電気インターコネクトの全体像 ・ CPC（Co-Packaged Copper）は PCB とパッケージの伝送路を事実上バイパスする ・ 448G において最も損失の大きい区間を消せる。これが PAM4 の実現可能性を押し上げた Typical 448G Electrical Applications 出典：Cathy Liu（Broadcom／OIF）, OIF_TEF_Panel2_2512.pdf, p.11 ｜ 用語定義は OIF-FD-CEI-448G-01.0 28
29. CPC の実装例 — ChipLink 448G パッケージ側のモジュールから銅ツイナックスの束が直接出て 、コネクタに繋がる XPO (eXtra-dense Pluggable Optics) to CPC Switch Solution 出典：話者が COMPUTEX Taipei 2026 Foxconn ブースで撮影 29
30. XPO — 前面パネルの密度を 4倍にするプラガブル ・ 204.8T スイッチを 1600G-OSFP で組むと 4U 筐体が要る。12.8T XPO なら 204.8T が 1OU、25.6T XPO なら 409.6T が 1OU に収まる ・ コールドプレート一体でモジュールを液冷（25.6T コヒーレントライトで最大 500 W／モジュール）。50 V 給電でマザーボード の電圧変換をなくす ・ Scale-Up・Scale-Out・Scale-Across のすべてを1つのフォームファクタで扱い、銅ケーブルや RF マイクロ波も挿せる AI Needs a Higher Density Form Factor（OCP APAC Summit 2026） 出典：Andreas Bechtolsheim（Arista Networks）“XPO: High Density Pluggable Data Center Optics”, OCP APAC Summit 2026（話者が会場で撮影） 30
31. この1年で変わった事実 ・ 「TEF 2024 では、ほぼすべてのチャネルが 80〜85 GHz 程度の帯域しか支えられなかった」 ・ 「コネクタやケーブルの帯域はこの1年で改善した。OIF と IEEE の双方が 100 GHz を超える シミュレーション／実測 データを持っている」 ・ 2025年 OCP Global Summit で、主要ケーブルベンダすべてが CPC チャネルの 100 GHz 超をデモした 実測 CPC チャネルの帯域（85 GHz → 106 GHz） 出典：Xiang He（Huawei）, All_TEF_Panel3_2512.pdf, p.14 ｜ 図は Jim Hsieh ほか（MediaTek）, All_TEF_Panel6_2512_updated.pdf, p.33 31
32. 各社の見方（主張であり、業界の合意ではない） ・ MediaTek「100 GHz 超の帯域を持つ実 CPC チャネルによって、PAM4 は今や有力な候補になった」 ・ Amphenol「Copper, until the limits give out. PAM-4, as far as it will go.」 ・ Amphenol は新フォームファクタ Channel C を「勝者」と評価。ただし量産準備は低評価で、市場投入まで6四半期 と見積もる Data Rate and Modulation — Channel A / B / C 出典：Jim Hsieh ほか（MediaTek）, All_TEF_Panel6_2512_updated.pdf, p.36 ｜ Amphenol, All_TEF_Panel5_2512.pdf, p.19, p.22 32
33. 2026年現在 ｜ 銅は「少なくとも 1 m まで」と決まった ・ P802.3dv の目的：twinax 銅ケーブル上で少なくとも 1 m（400G は1レーン、800G は2、1.6T は4） ・ 2025年末に「到達距離 TBD」だった項目が、下限つきで確定した ・ バックプレーンは目的から外れた 。代わりに OIF が2026年2月に CEI-448G-LR（1000 mm 超・コネクタ2個以上） を立ち上げ ・ 「ラック内の 1 m 級ケーブルは IEEE、バックプレーンは OIF」という分担が明示的になった ・ 実装側：OFC 2026 で Semtech が 448G／チャネルの 3.2T アクティブ銅ケーブル （CopperEdge GN8304）を先 行公開 出典：400GPL_Objectives_260610.pdf（2026年6月10日採択）、OIF 2026年3月3日プレスリリース、Semtech 2026年4月28日ブログ 33
34. 観点 4 最初に足りなくなるのは電力。 そして電力を使っているのはインターコネクト スイッチの中核ではなく、信号を送る側で電力が増えている 34
35. 背景 — AI データセンタの 4大制約 ・ 電力：ラックあたりの電力枠が 200 kW を超えつつある。系統から十分な電力を引くこと自体が難しくなる ・ ラック内の冷却 ：高密度には液冷が必要。新しい技術のため展開に時間がかかり、既存DC の改修か新設が要る ・ 製造能力：AEC／DAC、AOC、光トランシーバの供給が需要に追いつくか ・ 地域社会と政治の圧力 ：電気料金の上昇と供給の逼迫。原子力の再稼働を含む電源確保の動きにつながっている Four major limiting factors for AI data centers 出典：Lisa Huff（DC Tech Analysis）, All_TEF_Panel5_2512.pdf, p.5 35
36. 帯域640倍に対して電力 120倍。その内訳 ・ 640G から 409.6T までのスイッチ世代を通じて、帯域は640倍、電力は120倍 ・ 内訳は物理層が約 160倍、スイッチコアが約 30倍。電力を押し上げているのはスイッチの中核ではない Interconnect power increasingly dominates 出典：Brian Welch（Cisco）, All_TEF_Panel1_2512.pdf, p.14 36
37. データセンタ規模で見ると ・ 従来型クラウドデータセンタ：サーバ10万台に対しトランシーバ電力は 2.3 MW ・ AI ファクトリ：同じ10万台で 40 MW ・ 「光ネットワークの消費電力は演算リソースの 10% を占める」 Scale-Out and AI Density Depend on Optical Connectivity 出典：Gilad Shainer（NVIDIA）, All_TEF_Panel4_2512.pdf, p.15 37
38. 選択肢を性能ではなく pJ/bit で並べる ・ FRO 14 → TRO 10 → LPO 6.4 → CPO 4 pJ/b。1.6T あたりでは 25 W → 18 W → 11 W → 7 W ・ NPO を含む5段階では 18 → 12 → 7 → 5 → 3 pJ/bit という整理もある Optics Options（pJ/b と 1.6T あたり電力） 出典：Gilad Shainer（NVIDIA）, All_TEF_Panel4_2512.pdf, p.17 ｜ Naim Ben-Hamida（Ciena）, 同 p.43 38
39. NVIDIA は CPO を主軸に据える（同社の主張） ・ 電力効率 3.5倍、レジリエンシ 10倍、アップタイム 5倍 ・ AI Ethernet に固有の要件として「低ジッタ耐性（ロングテールが性能を殺す）」を挙げる ・ 一社の主張であり、業界の合意ではない。CPO とプラガブルの線引きは論点4で扱う CPO at NVIDIA Data Center 出典：Gilad Shainer（NVIDIA）, All_TEF_Panel4_2512.pdf, p.13, p.21 39
40. 電力と到達距離のトレードオフ ・ DAC <1 W／0.5〜1.0 m、ACC 3.5 W／2〜3 m、AEC 17 W／3 m 超、AOC 25 W／20 m ・ リタイムドプラガブル光 25〜30 W／2000 m、LRO 17〜22 W、LPO 12〜15 W、CPO <10 W／2000 m ・ 「到達距離を伸ばせば電力が増える。CPO・LPO・LRO は DSP の電力を取り除くことで削減余地を生む」 High-Density Interconnect options: Power vs. Reach Tradeoff 出典：Brian Welch（Cisco）, All_TEF_Panel1_2512.pdf, p.15（1.6T あたり） 40
41. 2026年現在 ｜ 方式ごとの電力・到達距離・用途 インターコネクト方式 到達距離 ラディックス 電力／1600G ポート 主な用途 DAC (Direct Attach Copper) 1–3 m 2×400G 0W ラック内 ACC (Active Copper Cable) リドライバ方式 3–4 m 2×400G 3W ラック内、隣接ラック間 LPO OSFP (Linear Pluggable Optics) 2FR4 (2 km) 2×400G 9W NIC–Leaf／Leaf–Spine Spine–Spine LRO OSFP (Linear Receive Retimed Transmit) 2DR4 (500 m)／2XDR4 (2 km) 2FR4 (2 km) 4×200G 11 W NIC–Leaf／Leaf–Spine Spine–Spine DSP Optics (Fully Retimed) 2XDR4 (2 km)／2FR4 (2 km) 4×200G 16 W NIC–Leaf／Leaf–Spine Spine–Spine 2xLR4 (10 km)／2xZR4 (<10 km) 4×200G 16 W／30 W Spine–Spine 拠点間接続 2DR4／2FR4 8×200G 30 W NIC–Leaf／Leaf–Spine Spine–Spine DSP Optics DSP Optics (Fully Retimed, 1.6T) 出典：話者が OCP APAC Summit で撮影したセッション資料より作成 41
42. 2026年現在 ｜ 400G／レーンを見据えた CPO 用要素技術の展示 ・ OFC 2026（2026年3月17–19日、ロサンゼルス）で Coherent が3種の Co-Packaged Optics（CPO）を実演 – シリコンフォトニクスによる 6.4T ソケット型 CPO（32×200G）＋外部レーザ光源（ELS）モジュール – 高速 VCSEL によるマルチモードのソケット型 CPO – シリコン上 InP 変調器による 400G／レーン変調器アレイ 。同社は「将来の CPO アーキテクチャへの道筋」と位置づけている 左：シリコンフォトニクスによる6.4T CPO（200G／レーン） 右：400G／レーン InP 変調器アレイの光エンジン 出典：Coherent「Co-Packaged Optics (CPO) for AI Infrastructure｜OFC 2026 Demo」（youtu.be/Tu1ve1P8Ajo）の画面、および同社 2026年3月17日プレスリリース 42
43. 観点 5 レイテンシは後から詰められない。 仕様と物理が下限を決めてしまう PHY の固有遅延が、スイッチのバッファ量とクラスタの大きさを決める 43
44. 背景 — LLR に必要なバッファは、距離と PHY の遅延で決まる ・ 400 Gb/s・利用率 90%・ファイバ 150 m のリンクで、媒体の往復遅延は約 1.5 μs。LLR には片側 71.5 kB のバッファが要る ・ ここに PHY の遅延が上乗せされる — 4×100G（2-way インタリーブ）で +0.125 μs（ファイバ 12.5 m 相当）、2×200G （4-way）で +0.18 μs（18 m 相当） ・ 1×400G は inner FEC（12-way インタリーブ）込みで +0.43 μs、ファイバ 43 m 相当 ・ 片側バッファの合計は 77 kB（+8%）／80 kB（+12%）／92 kB（+28%）。到達距離が短いほどオーバヘッド比は大きくなる What does it mean?（LLR に必要なバッファ量の求め方） 出典：Adee Ran（Cisco／UEC）, Ran_TEF_2512.pdf, p.13 44
45. レイテンシは「縮める対象」ではなく「縮まない下限」 ・ 論点は「レイテンシをどこまで小さくできるか（minimize latency）」ではなく、仕様と物理が決めてしまう下限 （minimum latency） ・ Ultra Ethernet の LLR（リンク層再送）は、再送に備えて送信済みパケットをポートごとにバッファする ・ 必要バッファ量は「往復遅延 × レートあたり期待値」で決まる。PHY の固有遅延が増えるほどバッファ総量が増え る Minimum PHY latency analysis 出典：Adee Ran（Cisco／UEC）, Ran_TEF_2512.pdf, p.8, p.12 45
46. PHY の遅延が、スイッチのバッファ量とクラスタ規模を決める ・ 1×400G PHY（inner FEC あり、12-way インタリーブ）＋ラディックス1024 のスイッチで合計 92 MB – 200G／レーン 4-way では 80 MB、200G では 39 MB ・ LLR の到達距離が 150 m から 120 m へ 20% 縮むと、2次元トポロジでノード数 36% 減、3次元で 48.8% 減 ・ FEC の選択（符号利得・オーバヘッド・レイテンシのトレードオフ）が、クラスタの物理サイズという経営指標に直結する PHY 別の最小レイテンシ（Visually） 出典：Adee Ran（Cisco／UEC）, Ran_TEF_2512.pdf, p.14, p.15, p.16 ｜ FEC の三すくみは Adam Healey（Broadcom）, All_TEF_Panel3_2512.pdf, p.56 46
47. 2026年現在 ｜ LLR を支える仕組みが IEEE で標準化へ ・ Ethernet Metadata Services は2026年2月12日に PAR 承認、IEEE P802.3dt タスクフォースへ ・ スコープは「MAC データレート 50 Gb/s 以上を対象に、プリアンブルフィールドまたは物理層のオーダードセットで任意のメタ データを運ぶ」こと ・ 400GPL スタディグループにも2026年7月30日、China Mobile が LLR の寄書を提出 ・ 「重い FEC 以外に補完的な道具はないか」 ——2025年末の論点が、そのまま標準化の議題になった IEEE 802.3 Working Group クロージングレポート（2026年7月総会）より 出典：IEEE 802.3 Working Group closing report – July 2026 Plenary（lmsc-26-0157-00）p.10 ｜ LLR 寄書は hu_r_400GPL_01a_260730.pdf 47
48. 観点 6 標準化の「速度」そのものが 競争要因として扱われ始めた IEEE 802.3 の内部から、策定にかかる時間を短縮する提案が出てきた 48
49. 背景 — 仕様と半導体の時間差 ・ 3.2 Tbps 世代の最初のシリコンは2025年、レーンあたり 424 Gbps。PAM4 なら 212 GBd（Nyquist 106 GHz）、 PAM6 なら 169.6 GBd（Nyquist 84.8 GHz） ・ その先は 6.4／7.25 Tbps が2028年、12.8／14.5 Tbps が2031年の見通し ・ 仕様が固まるより先にシリコンが動く 。標準化が遅れれば、仕様のない実装が先に広がる High Speed Networking Spec’s vs Next Silicon 出典：John Calvin（Keysight）, OIF_TEF_Panel2_2512.pdf, p.40 49
50. 課題 — プロジェクトを 2つに分ける ・ 新しい「高速化」レートのプロジェクトはスタディグループだけで1年以上。信号技術も同時に作る場合はドラフト開発 に2倍の時間がかかる ・ 既存レートに PHY を足す PHY プロジェクトなら、スタディグループは 4か月で済む ・ 提案は分割 — Effort #1「Radix」＝400 Gb/s 信号技術を先に立ち上げ、Effort #2「Fat Pipe」＝3.2 TbE 以上を後 続させ、成果を部品として使う Moving Forward in IEEE 802.3 出典：John D’Ambrosia（Futurewei／IEEE 802.3）, DAmbrosia_TEF_2512.pdf, p.18–19 50
51. 2026年現在 ｜ 4か月で PAR に到達 ・ 3月13日 SG 設立 → 5月11日 基礎的目的を採択 → 6月10日 目的を採択 → 7月16日 WG 承認 → 7月17日 LMSC が PAR・CSD 承認 ・ SA への初回投票提出は2028年9月、RevCom 提出は2029年9月の計画。想定参加者は約100名 ・ 一方、P802.3dj（200G／レーン）には遅れ が出ている。「予期せぬ遅延に備えた予防措置としてPAR 延長を申請」 ——2025年末の「2026年9月完了」想定からは後ろにずれた ・ 200G の標準が出る前に 400G のプロジェクトが立ち上がる。Effort #2（3.2 TbE 以上）の CFI は2027年1月または3月が候 補 P802.3dj の進捗（IEEE 802.3 Working Group クロージングレポート、2026年 7月総会） 出典：IEEE 802.3 Working Group closing report – July 2026 Plenary（lmsc-26-0157-00）p.4, p.11 ｜ dambrosia_e4ai_01a_260611.pdf 51
52. 観点 7 Ethernet の適用範囲が Scale-Up へ広がった アクセラレータ間の接続を、Ethernet の下位層で取りにいく 52
53. 背景 — Scale-Up は何が違うのか ・ 現状の Scale-Up：アクセラレータ約100、規模はラック単位。パッシブ PCB とラック内の twinax バックプレーン、隣接ラック間 は AEC ・ 次世代の Scale-Up：約1,000、規模はラック内からラック列へ。列をまたぐ区間には光が入る ・ Scale-Out は10万超から「10万をはるかに超える」規模へ。物理サイズはデータセンタ全体 ・ Scale-Up に求められる性質はロスレス・低レイテンシ 。AI モデルのパラメータ増に追随するためOIF は CEI-448G フレーム ワークを作った Shift to 448G — Scale-Up / Scale-Out の現状と次世代 出典：Cathy Liu（Broadcom／OIF）, OIF_TEF_Panel2_2512.pdf, p.9 53
54. Scale-Up も Scale-Out も Ethernet を使う ・ 従来の Scale-Up は PCIe ベース。現在は NVLink 系のスイッチングと、Ethernet ベースのスイッチング の2群 ・ Ethernet 側は UALink、UEC、SUE-T、そして ESUN（Ethernet for Scale-up Networking） ・ ただし UALink は Ethernet の PHY／SerDes を使うが、その上は独自のリンク層・トランザクション層 。 ESUN／UEC は Ethernet そのもので Scale-Up を実現する という違いがある ・ ESUN は2025年10月の OCP で発表。UEC および IEEE 802.3 と協調するとされる Scale-out & Scale-up links will both leverage Ethernet 出典：Jeff Hutchins（Ranovus／OIF）, OIF_TEF_Panel2_2512.pdf, p.31 54
55. 2026年現在 ｜ 3つの仕様が出揃った ・ OCP ESUN 1.0（2026年2月に OCP 内の承認プロセスを完了し、3月10日に公開。Meta と Microsoft が共同リード、隔週 会合の参加者237名） – ヘッダはタグ方式で小パケットのオーバヘッドを削減。 LLR は任意機能、 PFC を継続支持しつつ UEC の CBFC を任意で利用 ・ UEC 1.0.3（2026年7月）。2026年の技術優先事項は PCM／小メッセージ性能（転送ヘッダを約50% 削減）／INC ・ UALink が2026年4月7日に4仕様を批准（In-Network Compute、チップレット定義、マネージャビリティ、200G 性能） 出典：OCP ESUN「ESUN 1.0 Overview – Liaison to IEEE 802.1/802.3」（liaision-ESUN-OverviewIEEEworkshop-0426.pdf、IEEE 802.1 公開文書）p.6, p.12 ｜ Ultra Ethernet Specification v1.0.3（2026年7月16日） ｜ UALink Consortium 2026年4月7日発表 55
56. 論点 決まっていないこと 同じ問いでも、前提に置くチャネルや測定条件が違えば結論が変わる 56
57. 論点1 ｜ 電気側の変調は PAM4 か、PAM6 か、PAM8 か ・ 電気 PAM4／光 PAM4：電気と光の互換性、LPO・低電力・低コスト、光リンクの低レイテンシ。ただし量産実現性が 調査中で、電気チャネルの到達距離を犠牲にする ・ 電気 PAM6/8／光 PAM4：市場投入時期が良好で電気到達距離が最適化される。ただしギアボックスなしでは電気 と光の互換性がなく、LPO が成立しない 448G Chip-to-OE/Module Modulation Considerations 出典：Mike Peng Li（Altera／OIF）, OIF_TEF_Panel2_2512.pdf, p.21 57
58. 主張は分かれた（各社の見解であり、合意ではない） ・ PAM4 支持 — Ciena：3 nm 実測の SNDR は PAM4 25.6／PAM6 27.9／PAM8 28.5 dB。「SNR の改善はカーディナリ ティ増加を正当化しない」 ・ PAM4 も有力 — Huawei：400 mm CPC で PAM4・PAM6 とも KP4 のみで BER 1E-8 未満／Altera：31AWG＋CPC で 1.2 m／MediaTek：200 mm で COM 4.28 dB ・ PAM6/8 寄り — TE Connectivity：30AWG・1 m のパッシブ銅ケーブルで BER は PAM4 が 1.40×10⁻¹、PAM6 が 2.00 ×10⁻⁵ ・ 段階的 — Broadcom：短期は高次変調で既存インフラを最大化、中期は場所により、長期は最低次へ完全移行 ・ 単一解にならない可能性 — Keysight：「レイテンシ・ラディックス・速度・電力の要件に応じて複数の信号フォーマットを取りう る」 出典：All_TEF_Panel4_2512.pdf p.47 ｜ All_TEF_Panel3_2512.pdf p.23, p.28 ｜ OIF_TEF_Panel2_2512.pdf p.13–14, p.25–27, p.46 ｜ All_TEF_Panel6_2512_updated.pdf p.34 ｜ All_TEF_Panel5_2512.pdf p.34 58
59. 分岐しているのは変調ではなく、前提とするチャネル ・ CPC ベース（パッケージ直付け）を前提にすると PAM4 が通る — Altera 1.2 m、Huawei 400 mm、MediaTek 200 mm ・ 前面パネルに挿す 1 m のパッシブ銅ケーブルを含めると PAM4 は厳しい — TE Connectivity の実測で BER 1.40 ×10⁻¹ ・ この 1.40×10⁻¹ と Huawei の <1E-8 は矛盾していない。前面パネルに挿す 1 m の銅ケーブル と 400 mm の CPC という条件の差 BER vs Modulation — 30AWG 1 m Cable 大きな分岐点の一つは「448G の世代でも前面パネルまでの銅チャネルを残すか」 出典：TE Connectivity ＋ Semtech, All_TEF_Panel5_2512.pdf, p.34 ｜ Xiang He（Huawei）, All_TEF_Panel3_2512.pdf, p.23 59
60. 2026年現在 ｜ 400G／レーンは PAM6 で「行けそう」という報告 ・ 発表は Arista（Andreas Bechtolsheim 氏）。 ・ XPO の既存カードエッジコネクタのまま 400G／レーンを狙う。「400G-PAM6（85 GHz Nyquist）で性能は良好に見え る」。400G の銅ケーブルとフルリタイムの DSP 光も支持する ・ 実測結果は2026年9月末に出る見込み。現時点はシミュレーション（Ansys）であり、測定による裏づけはこれから XPO カードエッジ 448G の差動挿入損失シミュレー ション（224G XPO との比較） 論点1 に、初めて「 PAM6 で行けそう」という具体的な報告が出た 出典：Andreas Bechtolsheim（Arista Networks）“XPO: High Density Pluggable Data Center Optics”, OCP APAC Summit 2026（話者が会場で撮影） 60
61. 論点2 ｜ FEC をもう一段重ねるか（ inner FEC） ・ 見解が揃っている点 — 現行の RS(544,514)（KP4）を土台の FEC として残す。Huawei・Alphawave・Broadcom・Cisco が 共通して支持し、最も広く一致した技術判断 ・ ・ 対立している点 — その内側にもう一段の FEC（inner FEC）を「入れる」か「入れられるようにする」か – Broadcom：道具箱から取り出す次の道具になりうる／ Alphawave：KP4 の内側に FEC を重ね、可変長・バイパス可能に – Huawei：ホスト ASIC の電力が増え、高集積スイッチチップには困難／ UEC：インタリービング追加を避け、設定可能にすべき 複数の提案に共通するのは「inner FEC を常時必須とせず、必要に応じて使えるようにする 」方向。ただし FEC は符号利得 ・オーバヘッド・レイテンシの三すくみで、方式は P802.3dv の目的にも未記載 Triple trade-off for error-correcting codes 出典：Adam Healey（Broadcom）, All_TEF_Panel3_2512.pdf, p.51, p.56 ｜ Tony Chan Carusone（Alphawave Semi）, 同 p.43–48 ｜ Xiang He（Huawei）, 同 p.28–29 ｜ Adee Ran（Cisco／UEC）, Ran_TEF_2512.pdf, p.16 61
62. 論点3 ｜ 前面パネルのフォームファクタ ・ ・ 新しいプラガブルフォームファクタが必要だという点では見解が揃っている 。ただし具体案は並立したまま – Amphenol：8レーンが銅に好ましく、 16レーンに拡張可能。 64レーンは光に有利。 2027年までに標準化 – Huawei：OIF の高密度コネクタ（ HDC）が有効な解／ Ciena：6.4T の 2D コネクタ、リタイマ不要で 5 W/Tbps – Lightmatter：高速銅ピンを廃し、 LGA で電力と低速制御だけを供給してブラインドメイトする Molex はフォームファクタではなく機械精度を論点化。嵌合位置 0.25 mm の差で挿入損失 1.5 dB、インピーダンス 15 Ω が動く Emerging Form Factor(s) 出典：Amphenol, All_TEF_Panel5_2512.pdf, p.21–22 ｜ Xiang He（Huawei）, All_TEF_Panel3_2512.pdf, p.14, p.28 ｜ Ciena, All_TEF_Panel4_2512.pdf, p.54 ｜ Lightmatter, All_TEF_Panel6_2512_updated.pdf, p.49 ｜ Molex, All_TEF_Panel5_2512.pdf, p.42–43 62
63. 2026年現在 ｜ ソケットとコネクタの標準化が動き出した ・ XPO MSA（Arista 主導、2026年3月発足）— 仕様 1.0 を2026年7月31日に公開、同日時点で会員144社。後続作業は 400G／レーン ・ Open CPX MSA（2026年3月12日発足、Ciena・Coherent・Marvell・Molex・Samtec・TeraHop が創設）— コパッケージ 光エンジンのソケットと電気コネクタ を規定してマルチベンダ互換を取る ・ OCI MSA は Scale-Up の光そのものを規定（次ページ）。2025年末に「並立したまま」だった各社案が、 Ciena・Molex・Samtec は Open CPX へ、Amphenol・Lightmatter は XPO へと集まった XPO MSA の会員数と仕様公開（OCP APAC Summit 2026） 出典：Andreas Bechtolsheim（Arista Networks）, OCP APAC Summit 2026（話者が会場で撮影）｜ ロゴは各 MSA の公式サイト 63
64. 論点4 ｜ CPO とプラガブルの線引き ・ CPO が有力な選択肢になる という認識は広い。ただし「何を CPO にし、何をプラガブルに残すか」は未決 ・ Cisco：双方が必要。CPO は電力効率・密度とシンプルな AUI のため、プラガブルはインタフェースの柔軟性のため ・ Ranovus の留保：CPO 用シリコンフォトニクスは 400G シリアルの帯域に届かない。1波長あたりの速度を落として 波長数を増やす （多波長・双方向）構成にせざるをえない Takeaways — 有力なシナリオの一つ：CPO には PAM4、CPC には PAM6 出典：Hadrien Louchet ほか（Keysight）, All_TEF_Panel6_2512_updated.pdf, p.27 ｜ Brian Welch（Cisco）, All_TEF_Panel1_2512.pdf, p.17 ｜ Jeff Hutchins（Ranovus）, OIF_TEF_Panel2_2512.pdf, p.35 64
65. 2026年現在 ｜ 光は「速い 1波長」ではなく「遅い多波長」で来た ・ 2026年3月12日、AMD・Broadcom・Meta・Microsoft・NVIDIA・OpenAI が OCI MSA を発足。Scale-Up 向け光イン ターコネクトのオープン仕様を作る ・ 仕様 v1.0 は 1波長 53.125 GBd の NRZ を4波長で 212.5 Gbps/方向、1本のファイバで双方向 。変調器はマイクロリング 共振器、光源は外部レーザ（OIF ELSFP 準拠） ・ リンクモデルは 500 m の SMF・挿入損失 2.5 dB。IEEE 802.3 の 200／400／800GBASE-R と 1.6TBASE-R の PMA に接 続する形で定義されている OCI 仕様 v1.0 — 光信号の基本諸元とファイバリンクモデル 1波長を速くするのではなく、遅い波長を並べて 1本のファイバで双方向に使う 出典：OCI MSA「200G Optical Compute Interconnect Line Interface Specification」v1.0（2026年3月11日） 65
66. 論点5 ｜ レイテンシの優先順位 ・ IEEE 802.3 側の資料：「レイテンシは、レジリエンス、リーチ、電力とトレードオフできる」（2024年の Meta 資料が出 典） ・ UEC：会員調査で唯一合意したのが「最小レイテンシが重要」 ・ Broadcom／NVIDIA／Altera／Ranovus：テイルレイテンシは AI 固有の厳しい制約 ・ レイテンシを「トレードオフ可能」と位置づけているのは IEEE 802.3 側の資料のみ。この差が、 inner FEC とインタ リービングの扱いを左右する 出典：DAmbrosia_TEF_2512.pdf p.7 ｜ Ran_TEF_2512.pdf p.7 ｜ OIF_TEF_Panel2_2512.pdf p.10, p.19, p.30 ｜ All_TEF_Panel4_2512.pdf p.13 66
67. 差が「測定条件の違い」として追跡できる ・ 各社の結論は食い違うが、どのチャネルを、どの条件で測ったか が資料に書かれている ・ 比較を成立させているのは3つの共通基盤 – SNIA/SFF の 400G AI 銅インターコネクト向け共通 COM パラメータセット （SFF-TA-1043） – IEEE 802.3 の COM オープンソースツール – OIF CEI-448G Framework が定義した共通の用語体系 Example channels for 448G AI interconnects 448G の議論が、共通の評価基準の上で行われるようになった 出典：Tom Palkert（Samtec／SNIA SFF）, Palkert_TEF_2512.pdf, p.3 67
68. 2026年8月 標準化はどこまで進んだか 情報源は標準化団体の公開文書とOFC 2026 の公式発表 68
69. 2026年の時系列 ・ 2026年1月 UEC が Ultra Ethernet 仕様 1.0.2 を公開 ・ 2026年2月 OIF が CEI-448G-VSR／-LR を開始、P802.3dt の PAR 承認、SFF-TA-1043 Rev 0.0.1 ドラフト公開 ・ 2026年3月 CFI 可決（賛成122・反対0・棄権1）→ 400GPL スタディグループ設立。10日に OCP が ESUN 1.0 を公開。 OFC 2026 の直前に光インターコネクトの MSA が3件発足（OCI／Open CPX／XPO） ・ 2026年4月 UALink が4仕様を批准、ESUN が IEEE 802.1・802.3 にリエゾン ・ 2026年5月 OIF が EEI 高密度（HD）コネクタ・フレームワークの公開を承認 ・ 2026年6月 400GPL が目的（全12項目）を採択 ・ 2026年7月 WG が目的承認、LMSC がドラフト PAR・CSD 承認 → IEEE P802.3dv。16日に UEC 1.0.3、31日に XPO 仕 様 1.0（会員144社）を公開 出典：IEEE 802.3／OIF／OCP／UEC／UALink／SNIA の公開文書、OCI MSA・Open CPX MSA の発表、XPO は OCP APAC Summit 2026 の発表資料 69
70. 2025年末に想定されていた目的 ・ 既存の Ethernet レート（400GbE ×1、800GbE ×2、1.6TbE ×4）／光はシングルレーン SMF で 500 m 以下 ・ 銅は「ケーブルとバックプレーン、到達距離 TBD（パッシブ＋アクティブ）」——ここが空欄だった Anticipated 400G/lane Signaling Project Objectives 出典：Kent Lusted（Synopsys）／Mark Nowell（Cisco）“Defining 400 Gbps per Lane”, Lusted_TEF_2512.pdf, p.19 70
71. P802.3dv の目的 — TBD が埋まった ・ 光：1／2／4 対の SMF で少なくとも 500 m まで（400G／800G／1.6T） ・ 銅：twinax 銅ケーブルで少なくとも 1 m まで（同上） ・ 原文は “with lengths up to at least …”。「最大到達距離として、少なくともその長さまでを対象にする」というObjective ・ AUI：シングル／2／4 レーンの C2M・C2C（任意） ・ BER：MAC/PLS サービスインタフェースで 10⁻¹³ 以下 ・ 除外：想定にあったバックプレーンは目的から外れた ・ 依然として未記載：変調方式（ PAM4／PAM6／PAM8）と FEC 400GPL スタディグループが2026年6月10日に採択した目的（左：レート非依存、右：400 Gb/s 関連） 出典：IEEE 802.3「400GPL SG Objectives」（400GPL_Objectives_260610.pdf、2026年6月10日 SG 採択／7月16日 WG 承認） 71
72. 未決だった論点は今どうなっているか ・ 決定 銅の到達距離（Objective として少なくとも 1 m まで）。バックプレーンは OIF CEI-448G-LR へ ・ ほぼ決定 光の到達距離（少なくとも 500 m まで）。変調は PAM4 前提のベースライン案が提出済み（Cisco, 6月30日） ・ 仕様化 Scale-Up の Ethernet 化（ESUN 1.0／UEC 1.0.3）、Ethernet PHY を使う UALink の4仕様、光側の OCI 仕様 v1.0 ・ 議題化 レイテンシの優先順位（P802.3dt のタスクフォース化、China Mobile の LLR 寄書） ・ 前進 フォームファクタは XPO 仕様 1.0（7月31日、144社）と Open CPX MSA に集約されつつある ・ 未決だが材料が出た 電気側の変調 — XPO が「400G-PAM6（85 GHz Nyquist）で良好」とシミュレーション結果を提示（実 測は9月末） ・ 未決 inner FEC、PAM6 の符号化方式と試験パターン 決まったのは「枠組み」であり、「技術選択」ではない 出典：IEEE 802.3／OIF／OCP／SNIA の公開文書、OCI MSA 仕様 v1.0、OCP APAC Summit 2026 の発表資料にもとづく整理 72
73. 比較のための共通の評価基準が文書になった ・ SNIA/SFF が SFF-TA-1043 Rev 0.0.1「COM Parameters for 400G AI Copper Interconnects」を2026年2月 13日にパブリックレビュー用のドラフト として公開 ・ 収録は PAM4 と PAM6 の Aggressive・Conservative、および PAM8 Aggressive の計5セット（第5章 5.1〜 5.5） ・ 2025年末時点の「PAM8 は扱わない」方針から対象が広がった ・ 2026年秋以降のタスクフォースでの変調・FEC のベースライン議論は、この共通の評価基準の上で行われる 左：TEF 2025 時点の計画（SFF project goals） 右：SFF-TA-1043 Rev 0.0.1 の目次（5.1〜5.5 に5セット） 出典：SNIA「SFF-TA-1043 Rev 0.0.1 COM Parameters for 400G AI Copper Interconnects」（2026年2月13日、パブリックレビュー用ドラフト）p.4 ｜ 左図は Palkert_TEF_2512.pdf, p.5 73
74. 団体の分業 ・ IEEE 802.3 物理層の規格（変調、FEC、PHY／インタフェース）。ケーブルは 1 m 級まで ・ OIF パッケージ内から 1 m 級、およびバックプレーン（CEI-448G-LR、1000 mm 超）を実装合意として仕様化 ・ UEC MAC より上の信頼性機構（LLR、CBFC）を定義し、物理層への要求を逆算してIEEE に伝える ・ OCP システム／ラック／モジュールの実装形態（ORv3、OAM、ESUN） ・ SNIA/SFF 共通の COM パラメータセットを整備し、各社のシミュレーション結果を比較可能にする ・ MSA 群（2026年3月〜） 実装の形を決める — OCI が Scale-Up の光、Open CPX が CPO のソケットとコネクタ、XPO が 高密度プラガブル ・ 規格団体が「何を満たすか」を決め、MSA が「どんな部品で実現するか」を決める分担になってきた 出典：各団体の公開文書にもとづく整理 74
75. これから ・ 2026年8月25日 IEEE 802.3 E4AI が Effort #2（3.2 TbE 以上）の CFI 向け会合 ・ 2026年9月21–23日 ECOC 2026（マラガ）。OIF が39社で CEI-448G／224G、CMIS、コパッケージング、EEI をデモ ・ 2026年9月21–25日 IEEE-SA 標準化委員会（SASB）会合シリーズ（9月会合向けの提出期限は8月14日）。PAR が承認さ れて初めてタスクフォースが発足 する ・ 2026年9月末 XPO の 400G／レーン（PAM6）の試作サンプルと実測結果 が出る見込み ・ 2026年10月7–8日 TEF 2026「The AI Future: Ethernet」（Mountain View）。想定トピックに 1.6 Tb/s 超の要求、FEC、 冷却 ・ 2027年1月／3月 Effort #2 の CFI 実施候補 ・ 変調と FEC の判断は、これから発足するタスクフォースの手に渡る 出典：IEEE 802.3 WG 2026年7月総会クロージングレポート、IEEE-SA 2026年ガバナンス会合カレンダー、OIF 2026年7月29日予告、Ethernet Alliance TEF 2026 公式ページ、OCP APAC Summit 2026 の発 表資料 75
76. まとめ — ゴールへの答え ・ 「帯域が足りない」の正体 — I/O に使える縁の長さ、ラックに通せる配線の本数、1ビットを運ぶエネルギー。ロジックの微細 化だけでは伸びない ・ 決まったこと — 400 Gb/s／レーンという目標。Objective として銅 twinax は少なくとも 1 m まで、光 SMF は少なくとも 500 m まで。プロジェクトは P802.3dv として提案中 ・ 決まっていないこと — 電気側の変調（PAM4／PAM6／PAM8）と inner FEC。大きな分岐点の一つは、前面パネルまでの 銅チャネルを残すかどうか ・ 選べる範囲を狭めているもの — 距離を伸ばせば電力が増え、遅延が増えればバッファとクラスタ規模に跳ね返る。 FEC を強 くすれば遅延が増える ・ 次に追う文書 — IEEE P802.3dv の目的とタスクフォース、OIF CEI-448G-VSR／-LR、UEC、OCP ESUN、SNIA SFF-TA-1043、OCI／Open CPX／XPO の各 MSA 出典：本資料で引用した公開資料および標準化文書 76
77. 参考情報 ・ TEF 2025: Ethernet for AI（Ethernet Alliance、2025年12月2–3日、Hyatt Centric Mountain View） – 公開資料 14本・431ページ。Ethernet Alliance 公式ブログ「TEF 2025: Ethernet for AI Presentations」（2025年12月9日） ・ スライド画像はすべて上記公開資料からの引用であり、著作権は各社に帰属します ・ 標準化動向の一次情報 — IEEE 802.3（CFI 資料、400GPL 公開文書、ドラフト PAR、WG 総会レポート、E4AI 資料）、OIF （四半期会合発表、Current Work）、OCP（ESUN リエゾン）、UEC、UALink Consortium、SNIA/SFF ・ 展示会 — OFC 2026（2026年3月17–19日、ロサンゼルス）の公式発表と出展各社のリリース ・ 本スライドは話者が作成した TEF 2025 参加レポート（非公開）にもとづきます 77