Upgrade to Pro
— share decks privately, control downloads, hide ads and more …
Speaker Deck
Features
Speaker Deck
PRO
Sign in
Sign up for free
Search
Search
Intel系FPGA上へのRISC-Vプロセッサの実装
Search
Mutsuha Asada
January 14, 2025
Technology
0
130
Intel系FPGA上へのRISC-Vプロセッサの実装
2024年度 情報特別演習II 最終発表
Mutsuha Asada
January 14, 2025
Tweet
Share
More Decks by Mutsuha Asada
See All by Mutsuha Asada
❄️ tmux-nixの実装を通して学ぶNixOSモジュール
momeemt
1
190
Wasmで拡張できる軽量マークアップ言語 Brack
momeemt
0
82
❄️ NixOS/nixpkgsにSATySFiサポートを実装する
momeemt
2
220
情報科学若手の会 2024 LT「WebAssemblyで拡張可能な軽量マークアップ言語の開発」
momeemt
0
39
Nixでつくるdotfiles
momeemt
1
43
情報特別演習I 最終発表「理工学の紙書籍を用いた学習の効率を向上させるインタフェース」
momeemt
0
33
SATySFi Conf 2023「SATySFiを使って学類新歓冊子を発行した」
momeemt
0
23
主専攻実験(深層学習を用いたCG・画像処理)最終成果報告
momeemt
0
35
情報科学類新歓2023 履修の組み方
momeemt
0
120
Other Decks in Technology
See All in Technology
Introduction to Sansan for Engineers / エンジニア向け会社紹介
sansan33
PRO
5
39k
LLM拡張解体新書/llm-extension-deep-dive
oracle4engineer
PRO
23
6.2k
Data Engineering Study#30 LT資料
tetsuroito
1
160
Four Keysから始める信頼性の改善 - SRE NEXT 2025
ozakikota
0
410
VS CodeとGitHub Copilotで爆速開発!アップデートの波に乗るおさらい会 / Rapid Development with VS Code and GitHub Copilot: Catch the Latest Wave
yamachu
3
460
All About Sansan – for New Global Engineers
sansan33
PRO
1
1.2k
SRE with AI:実践から学ぶ、運用課題解決と未来への展望
yoshiiryo1
0
280
ソフトウェアテストのAI活用_ver1.25
fumisuke
1
610
セキュアな社内Dify運用と外部連携の両立 ~AIによるAPIリスク評価~
zozotech
PRO
0
120
AI時代にも変わらぬ価値を発揮したい: インフラ・クラウドを切り口にユーザー価値と非機能要件に向き合ってエンジニアとしての地力を培う
netmarkjp
0
130
AI Ready API ─ AI時代に求められるAPI設計とは?/ AI-Ready API - Designing MCP and APIs in the AI Era
yokawasa
5
1.5k
クラウド開発の舞台裏とSRE文化の醸成 / SRE NEXT 2025 Lunch Session
kazeburo
1
580
Featured
See All Featured
Designing for Performance
lara
610
69k
Keith and Marios Guide to Fast Websites
keithpitt
411
22k
RailsConf 2023
tenderlove
30
1.1k
Dealing with People You Can't Stand - Big Design 2015
cassininazir
367
26k
The Invisible Side of Design
smashingmag
301
51k
No one is an island. Learnings from fostering a developers community.
thoeni
21
3.4k
Automating Front-end Workflow
addyosmani
1370
200k
The Straight Up "How To Draw Better" Workshop
denniskardys
235
140k
It's Worth the Effort
3n
185
28k
Design and Strategy: How to Deal with People Who Don’t "Get" Design
morganepeng
130
19k
GraphQLの誤解/rethinking-graphql
sonatard
71
11k
Visualization
eitanlees
146
16k
Transcript
1 2024年度 情報特別演習II 最終発表 Intel系FPGA上への RISC-Vプロセッサの実装 浅田睦葉 情報科学類3年 アドバイザ教員: 冨安洋史先生
・Intel系のFPGAにRVI32命令を実装した ・Altera Cyclone IV EP4CE115F29C7N ・FPGAとは ・ユーザーが自由にハードウェア回路を構成できる ・ハードウェア記述言語によって回路を記述 ・RVI32とは ・オープンソースのISAであるRISC-Vの
32bit整数命令セット ・CPUとして動作させるための最小限の命令が含まれている ・加算(add)、メモリ読み出し(lw)、メモリ書き込み(sw)など ・FENCEやCSRなど特殊な命令を除いて実装を行った 2 概要 評価用ボードのDE2-115
命令を処理する主な流れ ・CPUは主に5つの仕事を行う 32bitの命令列を読み出す 1. レジスタアドレスや即値を切り出す 2. メモリアドレスやレジスタ値を計算 3. メモリに値を読み書き 4.
レジスタに値を書き戻す 5. 3
4 パイプライン ・5つのステージを繋ぐとCPUとしては最低限 動作する ・メモリアクセスも含めると 7〜8クロックに1回しか命令を処理できない ・現代的なCPUのCPIは1~2前後 ・1を切ることも ・パイプラインを導入する ・各ステージを毎クロック並列に動かすことで
CPIを平均1.6に改善できる
・主な仕事 ・メモリから命令を読み出す ・プログラムカウンタを管理する ・プログラムカウンタ ・実行中の命令のアドレスを管理するレジスタ ・基本的には4ずつ増える ・ジャンプ命令などにより書き換わることもある 5 命令フェッチ
6 命令デコード ・主な仕事 ・命令をデコードする ・仕様書に従って命令列を分類する ・例えばADD命令をデコードする 00000001010101010000111110110011 ・① 0110011で、R-typeの命令とわかる ・②
000で、ADD命令とわかる ・③ 1つ目の入力レジスタのアドレスは01010 ・④ 2つ目の入力レジスタのアドレスは10101 ・⑤ 出力レジスタのアドレスは11111
7 レジスタファイル ・多くの場合でメモリアクセスは低速 ・通常の計算ではCPU内部のレジスタを用いる ・レジスタアドレスが5bitなので、32個のレジスタが必要 ・0番目のレジスタはゼロレジスタなので書き込みを無効に ・先ほどのADD命令の場合 ・01010 → 9番目のレジスタ
・10101 → 20番目のレジスタ ・11111 → 31番目のレジスタ
・レジスタから取り出したデータを使って実行する ・ADDの場合 ・2つの値を足し合わせる ・基本的に仕様に従って実装するだけ ・いくつか命令の実装を紹介 ・LW(ロード命令) ・JAL(ジャンプ命令) ・AUIPC(PC相対アドレス計算命令) 8 命令の実行
・ロード命令はメモリからデータを読み出す命令 ・1つ目の入力レジスタと即値を足し合わせたアドレス ・LB/LG/LW/LBU/LHUは読み込むサイズと符号の違いのみ 実行ステージでは単にメモリアドレスを計算するだけ 9 命令の実行(LW)
・ジャンプ命令は、プログラムカウンタの値を変更する命令 ・JAL命令は現在のPCに即値を足し合わせたものを新たなPCに ・レジスタに次の命令アドレスを書き込む ・branch_dest_addressに新しい値を書き込むと フェッチステージに入力されて プログラムカウンタの値が書き換わる 10 命令の実行(JAL)
・PC相対アドレス計算命令は、現在のプログラムカウンタの値に 即値を足し合わせた値をレジスタに格納する命令 ・位置独立コード(PIC)を実現するために使える ・各プロセスが自身の実行環境に合わせたコピーを持つ形で 共有ライブラリを実装できる 11 命令の実行(AUIPC)
・主な仕事 ・メモリから値を読み書きする ・アクセス方法はボードにより異なる ・今回はaltsyncramを使った ・内蔵メモリはサイズが非常に小さい ・データ領域を必要とする場合には難しい ・SRAMやSDRAMが付属していることも 12 メモリアクセス
・メモリの読み出し or 書き込み待ち 15 ストール
・レジスタの書き戻しを待たないと計算結果が破綻する場合 16 ストール
17 フォワーディング ・レジスタの書き戻し待ちに関しては フォワーディングで解決できる ・実行ステージの結果をデコードや実行など 前段のステージに送れば良い
19 テストベンチ ・動作を確認するためにテストベンチを実装した ・2000行以上 ・コアの実装より多い ・FPGA開発でもシミュレータと テストベンチを使えばCIで動作を ある程度保証しながら開発できる
20 まとめ ・Intel製のFPGAにRV32Iを (ほとんど) 実装した ・命令フェッチ→デコード→実行→メモリアクセス→書き戻し ・パイプラインを実装すれば愚直に実行するよりCPIを改善できる ・メモリアクセス待ち→CPUをストール ・レジスタの書き戻し→フォワーディングを実装すればストール させる必要がなくなる
・テストベンチの実装によりある程度CPUの挙動を保証できる ・今後は割り込みやMMUを実装することで自作OSやLinuxを動作 させることを目標にして進めていく